技術情報

コンフィギュレーション回路とモニタ回路

概要

SC802TXはドライバーソフトウェアによるCPU制御下での動作の他に、CPU制御を必要としない独立動作も可能です。これらの動作設定を行なうために、これから説明するコンフィギュレーション回路が付加されています。

制御用I/Oポート

CPU制御の有無でSC802TXの動作を切り替えるためには、10/100M PHYのON/OFF制御が必要です。その理由は、CPU制御時にPHYが動作状態にあると、CPUによる初期化が完了する前にGT-48002AがGalNetデバイスの自動検出を始めてしまい、CPUシステム側メモリの内容破壊につながる可能性があるからです。

ところがGT-48002Aには汎用のI/Oポートが存在しませんので、別途制御用I/Oポートが必要になります。SC802TXではラティス社のオンボードプログラミング可能なFPGAであるispLSIでこの制御用I/Oポートを実現しています。

ispLSIはボードに実装したままの状態で回路変更が可能ですので、仕様変更への対応が簡単です。また、このデバイスはクロック指定やI/Oピンの割り振り指定に対しての柔軟性が高いのも特徴です。
制御用I/Oポートには、PHYのON/OFF制御機能の他、シリアルEEPROMのR/W制御機能、及びGT-48002Aへのハードウェアリセット機能が装備されています。

PCIバスへの接続形態にすると回路が複雑になりますで、GT-48002AのDRAM空間にマッピングしてEDO-DRAM動作をエミュレーションする方式で実装しています。

MAC ADD格納用EEPROM

MACアドレス格納用EEPROMとして1Kbitの容量を持つザイコー社の24C01Aを採用しています。これはシリアルアクセスタイプのEEPROMですので制御用I/Oポートを経由してアクセスします。
ポート毎の仮想LANアダプタ動作のために、ここにはポート数分のMACアドレスが格納してあります(SC802TXでは2個、SC808Tでは8個)。
MACアドレスの書き込みはPCIバス経由で行なうこともできますが、書き込み専用のコネクタから直接書き込むことが可能です。

設定用スイッチ

CPU制御の有無、10/100M PHYの動作モード指定(速度固定、全二重・半二重、オートネゴシエーション)、及びデバイスID等を設定するために各スイッチが用意されています。
GT-48002Aではその動作設定を抵抗によるプルアップ／プルダウンで行なわなければなりませんので、コパル社の小形3極スイッチを採用しました。これは見かけがポテンショメータによく似ています。

LED表示

LEDは各ポート毎に以下の表示を行なっています。

  • リンク(リンク時点灯)→緑
  • 速度(100M時点灯)→緑
  • 送信(送信時点灯)→緑
  • 受信(受信時点灯)→緑
  • 衝突(衝突時点灯)→赤
  • 受信バッファ不足 (不足時点灯)→赤

GT-48002Aではポート数が少ない分デバイスのピン数に余裕があり、LED表示用のピンが独立して存在しますのでLED表示の実装は簡単です。
一方、GT-48001Aではその余裕がないためLED表示情報は128Bitのシリアルデータとして出力されていますので、外部にデコード回路が必要になります。、SC802TXでは使用していませんが、同様のシリアルデータ出力はGT-48002Aにも存在します。

おわりに

皆さんご存知のように最近のネットワーク機器の価格低下には目をみは るものがあります。
ここで紹介したチップセットがそれに一役買ってい るのは言うまでもありません。一般の技術者の方々にとってネットワーク機器はまだまだブラックボックス的要素が強いかも知れませんが、今回の記事がそのブラックボックス解明のための何かのお役に立てば幸いです。
ブラックボックスのままでは技術的な工夫は難しいものです。
しかし、一歩でも二歩でもその中に踏み込めば何か良いアイデアが浮かんでくるのではないでしょうか。
技術者にとって不変なのは好奇心とチャレンジ精神です。
"学びてこれを破る"という日本古来の伝承精神に立ち返り、技術者としての腕を磨いて下さい。